3-8译码器设计（VHDL）

六十进制计数器（VHDL）

同步清零和异步置数的D触发器的设计（VHDL）